ホーム > 製品 > 集積回路 ic > GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

カテゴリー:
集積回路 ic
価格:
Email us for details
支払方法:
PayPal,TT,ウェスタンユニオン
仕様
日付コード:
最新のコード
輸送する:
DHL/UPS/FEDEX
条件:
新しい*オリジナル
保証:
365日
鉛のない:
ローズ・コンパイル
リードタイム:
すぐに出荷する
パッケージ:
TQFP-100
マウントスタイル:
SMD/SMT
紹介

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

GSI テクノロジー
製品カテゴリー: SRAM
RoHS について 詳細
9 Mbit
256k x 36
6.5 ns
200 MHz
パラレル
3.6V
2.3V
160mA,190mA
- 40°C
+ 85C
SMD/SMT
TQFP-100
トレー
ブランド: GSI テクノロジー
メモリタイプ: SDR
湿度感がある そうだ
製品タイプ: SRAM
シリーズ: GS88036CGT
72
サブカテゴリ: メモリとデータ保存
商標名: シンクバースト
タイプ: パイプライン/流通

 

記述

GS88036CTは9号機だ437,184ビット (8,388(x32版では608ビット) 高性能同期 SRAM
2ビットバーストアドレスカウンターで,元々はレベル2キャッシュアプリケーションのために開発されたタイプですが,
高性能CPUに対応しているため,同期SRAMアプリケーションに応用できる
DSP メインストアからネットワークチップセットのサポートまで
 
特徴
  • ユーザが設定できる流量またはパイプライン操作のためのFTピン
  • 単回サイクル切除 (SCD) 操作
  • 2.5Vまたは3.3V +10%/~10%のコア電源
  • 2.5Vまたは3.3VのI/O電源
  • 線形または交差式バーストモードのLBOピン
  • モードピンの内部入力レジスタは浮動モードピンを可能にします
  • インターリーブされたパイプラインモードへのデフォルト
  • バイト書き込み (BW) および/またはグローバル書き込み (GW) 操作
  • 内部の自動タイム化書き込みサイクル
  • 携帯用アプリケーションの自動停止
  • JEDEC 標準の 100 リードの TQFP パッケージ
  • RoHS に準拠する100鉛のTQFPパッケージが利用可能
  • ユーザが設定できる流量またはパイプラインのためのFTピン操作
  • 単回サイクル切除 (SCD) 操作
  • 2.5Vまたは3.3V +10%/-10%のコア電源
  • 2.5Vまたは3.3VのI/O電源
  • 線形または交差式バーストモードのLBOピン
  • モードピンの内部入力レジスタは浮動モードピンを可能にします
  • インターリーブされたパイプラインモードへのデフォルト
  • バイト書き込み (BW) および/またはグローバル書き込み (GW) 操作
  • 内部の自動タイム化書き込みサイクル
  • 携帯用アプリケーションの自動停止
  • JEDEC標準100lcad TQFPパッケージ
  • RoHS に準拠する100鉛のTQFPパッケージが利用可能

コントロール
アドレス,データ I/O,チップ有効 (E1,E2,E3) アドレスバースト
制御入力 (ADSP,ADSC,ADV) と書き込み制御入力
(Bx,BW,GW) は同期で,
ポジティブ・エッジ・トリガー・クロック入力 (CK) 出力有効化 (G)
パワーオフ制御 (ZZ) はアシンクロン入力です.
ADSP または ADSC 入力で開始することができます.
バストモード,次のバストアドレスは生成されます
ADVによって制御されます. 爆発アドレス
カウンタは,線形または線形でカウントするように設定できます.

線形バーストオーダー (LBO) の入力で割り切る.
バース機能は使用する必要はありません.新しいアドレスをロードできます.
チップの性能が低下しないように
流通量/パイプライン
データ出力レジスタの機能は,
FTモードのピン (Pin 14) を介してユーザに FTモードを保持
低ピンはFlow Throughモードに RAMを配置し,
データ出力登録を回避する出力データ
パイプラインモードに RAM を高位に置き,上昇する
エッジトリガーデータ出力レジスタ.
SCD パイプライン読み込み
GS88018/32/36CTはSCD (シングルサイクルデスクリプト)
パイプライン付き同期 SRAM. DCD (ダブルサイクルデセレクト)
SCD SRAMs パイプラインをアン選択する
読み取り命令より 1 段階少ない. SCD RAM.
切断後すぐに出力を切る
命令が入力レジスタに記録されました.
バイト書きとグローバル書き
バイト書き込み操作は,バイト書き込み enable を使って実行されます.
(BW) 入力と1つまたは複数の個別バイトを組み合わせた書き込み
さらに,Global Write (GW) は
すべてのバイトを一度に書き,バイトの書き方に関係なく
制御入力
スリープモード
低電源 (スリープモード) は,断言によって達成されます.
(High) のZZ信号,または時計の停止 (CK)
メモリデータは睡眠モードで保存されます.
コアとインターフェースの電圧
GS8801 8/32/36CTは2.5Vまたは3.3Vの電源で動作する
すべての入力は3.3Vと2.5Vに互換性があります.
出力電源 (Vppo) のピンが出力ノイズを分離するために使用されます.
3.3Vと25Vに互換性がある.

 

 

 

 

 

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

 

GS88036CGT-200I SRAM 2.5 または 3.3V 256K x 36 9M 統合回路

 

RFQを送りなさい
ストック:
MOQ:
1pcs