MAX3782UTK+TD ADI DUAL 1.25Gbps トランシーバー統合回路
MAX3782UTK+TD
,MAX3782UTK+TD トランシーバーIC
,トランシーバー統合回路
MAX3782UTK+TD ADI DUAL 1.25Gbps トランシーバー統合回路
| アナログ・デバイスズ | |
| 製品カテゴリー: | ADI |
| ブランド: | アナログデバイス / マキシム統合 |
| シリーズ: | MAX3782 |
記述
MAX3782は,1.25Gbpsのデータ再表示とクロック復旧のダブルトランシーバーである.
1000Base-SX/LX (IEEE 802.3z-2000) と互換性のある1.25GbpsシリアルインターフェースへのLVDSデータとクロック
標準,GBIC,および小型フォームファクタブル (SFP) モジュールインターフェースの推奨事項.
差分送信機と受信機は,オンチップのACcoupled CMLインターフェイスを使用してPECL互換性があります.
上位先端と後端の終端/バイアス抵抗.送信経路はLVDSを変換する.
CMLに信号を送り,低ジッター参照時計にシリアルデータを再表示します. 送信機セクションには
LVDSバッファー,FIFO,クロックマルチプリキュア,CML出力バッファ.送信機は単一の1.25Gbpsを受け入れる
IEEE Std に対応する 625MHz のダブルデータレート (DDR) のクロック
1596-1996 DC 仕様 625MHz の両端の FIFO にシリアル LVDS データがクロックされます
データがFIFOからクロックされるのは,
低ジッター125MHzの参照. シリアルデータは,差分CMLとしてクロックアウトされます. 受信経路は変換されます.
CMLがLVDSに信号を送り,ソースシンクロンクロック (RCLK) を復元するためにデータストリームにロックする.
受信部にはCML入力バッファー,クロック回復回路,LVDS出力バッファが含まれます.
CML のシリアルデータストリームを受け入れる. 時計復元相鎖ループ (PLL) は,受信したデータにロックされます.
シリアルデータストリームで625MHz LVDS DDRクロックを生成する. RCLKのエッジは"眼"の真ん中にあります.
RDATデータです
