9ZML1233EKILF クロックバッファ 9ZML1233E DB1200ZL MUX DERIV +WRTLK 集積回路IC
9ZML1233 エキイルフ
,9ZML1233EKILF 時計バッファIC
,クロックバッファ 集積回路IC
9ZML1233EKILF 時計バッファ 9ZML1233E DB1200ZL MUX DERIV +WRTLK
| IDT | |
| 製品カテゴリー: | 時計バッファ |
| RoHS について | 詳細 |
| 12 出力 | |
| 3.6 ns | |
| HCSL | |
| VFQFPN-72 | |
| 差分 | |
| 400 MHz | |
| 3.135V | |
| 3.465V | |
| 9ZML1233 | |
| - 40°C | |
| + 85C | |
| ブランド: | IDT |
| 作業サイクル - 最大: | 55 % |
| 高さ: | 1mm |
| 長さ: | 10mm |
| 湿度感がある | そうだ |
| マウントスタイル: | SMD/SMT |
| 稼働電流: | 22mA |
| パッケージ: | トレー |
| 製品: | 時計バッファ |
| 製品タイプ: | 時計バッファ |
| サブカテゴリー: | クロック&タイマーIC |
| タイプ: | 低相騒音 |
| 幅: | 10mm |
| 単位重量: | 2.425891オンス |
記述
9ZML1233E/9ZML1253Eは 2世代目の DB1200ZL による性能向上モデルです
9ZML1232Bにピンの対応のアップグレードで, 改善されたフェーズジッターも提供しています.
固定外部フィードバックは,重要なQPI/UPIアプリケーションの低漂流を維持し,各インプットが
輸送の遅延管理を容易にするために,ソフトウェアで調整可能な入力と出力遅延があります.
9ZML1233Eと9ZML1253Eは,SMBusの書き込みロックアウトピンを搭載しています.
デバイスとシステムのセキュリティ
特徴
■ SMBus の 書き込み ロック 機能; システム の セキュリティ を 強化 する
■ 2 つのソフトウェアで設定可能な入力-出力遅延ライン;複雑なトポロジーのトランスポート遅延を管理する
■ LP-HCSL 出力 24 のレジスタを排除し,面積 41mm2 を節約する ((1233E)
■ 85Ω Zout の LP-HCSL 出力; 48 つのレジスタを排除し,面積の82mm2 (1253E) を節約する
▪ 12 OE# ピン,各出力 の ハードウェア 制御
■ 3つのSMBusアドレスを選択できます.複数のデバイスが同じSMBusセグメントを共有できます.
■選択可能なPLL帯域幅;インカスカデッドPLLトポロジーのジッターピークを最小限に抑える
■ PLL 帯域幅とバイパスのハードウェア/SMBus コントロール;電源サイクルなしでモードを変更
■スペクトル配列互換性;EMI削減のための入力クロック配列
■ 100MHz PLL モード; UPI サポート
▪ 10 x 10mm 72-VFQFPN パッケージ; 板 の 足跡 が 小さい
PCIeクロッキングアーキテクチャ
▪ 共通 時計 (CC)
■ 広範囲スペクトルと無関係な参照 (IR)
典型的な用途
▪ 奉仕 者
▪ 貯蔵
▪ ネットワーク を 築く
■ SSD 出力機能
▪ 12 低 電力 (LP) HCSL 出力 ペア (1233E)
▪ 12 低電源 (LP) HCSL 輸出ペア と 85Ω Zout (1253E)
基本規格
▪ サイクル から サイクル に 変化 する 振動 < 50ps
■出力対出力偏差 < 50ps
■入力-出力遅延: 0ps デフォルト
■ 入力/出力遅延変異 < 50ps
■ 段階ジッター: PCIe Gen4 < 0.5ps rms
▪ 段階のジッター: UPI > 9.6GB/s < 0.1ps rms
▪ 段階 振動: IF-UPI < 1.0ps rms
